当前位置：首页
> 第3157页
等精度频率计的规划与验证
文章摘要：借助于QuartusII PLL_IP核产生一个任意频率被测时钟信号，设计一个等精度测量模块，通过其处理后，再数码管上显示出六位的测量频率数值，验证测量的准确度。 关键词：Verilog HDL；等精度频率测量；数码管；PLL_IP核 最终框图： 频率计，即频率计数器，专用于测量被测信号频...
Flash驱动操控--芯片擦除（SPI协议）
摘要： 本篇博客具体包括SPI协议的基本原理、模式选择以及时序逻辑要求，采用FPGA（EPCE4），通过SPI通信协议，对flash（W25Q16BV）存储的固化程序进行芯片擦除操作。 关键词：SPI；Verilog HDL；Flash 【SPI协议通信模式】 SPI是Motorola公司推出的一种...
FPGA内部资源（一）DSP48E1
一、 实验过程中发现的问题 使用ISE进行项目的实现时出现以下错误。 意思很简单，就是使用DSP48E1的数量超出限制，因为没有接触过DSP48E1，所以尝试了很多错误的方法后，我找到项目下的.mrp文件，里面有一行显示 Number of DSP48E1s: 496 out of 480 103%...
FPGA对EEPROM驱动操控（I2C协议）
本文摘要：本文首先对I2C协议的通信模式和AT24C16-EEPROM芯片时序控制进行分析和理解，设计了一个i2c通信方案。人为按下写操作按键后，FPGA（Altera EP4CE10）对EEPROM指定地址写入字节数据，并接后按下读操作按键，读取该地址上的一个字节数据在数码管低两位显示出来。其中包...
FPGA驱动adc128s052的几个问题
FPGA驱动adc128s052的若干细节问题 usbblaster最好是直接与电脑USB口连接, 使用拓展坞会出现奇怪驱动问题. adc数据手册说明 附上adc128s052时序手册 ADC芯片cs引脚持续拉低,则每次采完16bit后继续新的16bit 注意 : adc128s052数据手册信号针...
CORDIC算法解说及verilog HDL完成（圆坐标系）
本文阐述Cordic算法在圆坐标系下关于旋转和向量模式两种不同的实现路径，并通过了Matlab程序编写实现以及Verilog HDL在此算法的仿真验证。...
FM的正交解调法
1.FM的模拟调制过程 FM信号是一种频率调制信号，其携带的信息保存在其信号的频率中，通过改变载波的频率来实现基带数据的传输。 其函数表达式如下： \[s(t) = A*cos(w_c*t + K_f*\int m(\tau) d\tau) \]其中： \(A\):表示载波幅度。 \(m(\ta...
PM的正交解调法
1.PM的模拟调制过程 PM信号是一种相位调制信号，其携带的信息保存在其信号的相位中，通过改变载波的相位来实现基带数据的传输。 其函数表达式如下： \[s(t) = A*cos(w_c*t + K_f*m(t)) \]其中： \(A\):表示载波幅度。 \(m(t)\):表示基带信号。 \(w_...
FPGA时序束缚根底
一、时序约束的目的 由于实际信号在FPGA内部期间传输时，由于触发器等逻辑期间并非理想期间，因此不可避免地存在传输延时，这种延迟在高速工作频率、高逻辑级数时会造成后级触发器地建立时间和保持时间不满足，造成时序违例。（这也是为什么需要把FPGA设计不能以高级编程语言思想看的原因，设计时，需要做到“心中...
